威尼斯app平台通常所说的“芯片”是指集成电路，它是微电子技术的主要产品，它处理的电子信号极其微小，是现代信息技术的基础。威尼斯app平台通常所接触的电子产品,包括通讯、电脑、智能化系统、自动控制、空间技术、电台、电视等等都是在微电子技术的基础上发展起来的。而芯片又是由许多晶体管、电阻、电容等电子元件，再用导线将其连接所制成，一个芯片上会集成好多亿个晶体管，除了二极管还有三极管和MOS管，其中MOS管应用最广泛。

图1  集成电路示意图

       新型金属氧化物半导体晶体管，简称MOS管，稳定的特性和超低的功耗在IC领域被广泛使用，除了模拟电路中还有用到三极管外，现在集成电路都是用MOS管，它可以代替三级管更加灵活的连接更多的电路，功耗还要低。

1.1 二极管原理

       晶体二极管是一个由p型半导体和n型半导体烧结形成的p-n结界面。在PN结中，N区的电子偏爱倾向与P区的空穴中，所以P区带负电，反之P区的电子偏爱倾向与N区的空穴中，所以N区带正电，从而内部建立电场。纯硅是没有电子的，所以就需要掺杂N型杂质跟P型杂质。当电源正极极连接到二极管的P侧，那么正极将N区中的电子吸引到P区空穴中，在穿透中间势力后，电流急剧增加，并且在外部电路中流动，这一过程就叫二极管中的正向偏置；反之为反向偏置，在反向偏置时，电压太高二极管就会击穿，这就是二极管的单向电流特性。

图2  PN结

1.2 MOS管 

       在一块掺杂浓度较低的P型半导体硅衬底上，用半导体光刻、扩散工艺制作两个高掺杂浓度的N+区，并用金属铝引出两个电极，分别作为漏极D和源极S。然后在漏极和源极之间的P型半导体表面复盖一层很薄的二氧化硅(SiO2)绝缘层膜，再在这个绝缘层膜上装上一个铝电极，作为栅极G。这就构成了一个N沟道(NPN型)增强型MOS管。同样还有PNP型MOS管。

图3  MOS管结构

       增强型MOS管的漏极D和源极S之间有两个背靠背的PN结。当栅-源电压VGS=0时，即使加上漏-源电压VDS，总有一个PN结处于反偏状态，漏-源极间没有导电沟道(没有电流流过)，所以这时漏极电流ID=0。此时若在栅-源极间加上正向电压，即VGS>0，则栅极和硅衬底之间的SiO2绝缘层中便产生一个栅极指向P型硅衬底的电场，由于氧化物层是绝缘的，栅极所加电压VGS无法形成电流，氧化物层的两边就形成了一个电容，VGS等效是对这个电容充电，并形成一个电场，随着VGS逐渐升高，受栅极正电压的吸引，在这个电容的另一边就聚集大量的电子并形成了一个从漏极到源极的N型导电沟道，当VGS大于管子的开启电压VT(一般约为 2V)时，N沟道管开始导通，形成漏极电流ID，威尼斯app平台把开始形成沟道时的栅-源极电压称为开启电压，一般用VT表示。控制栅极电压VGS的大小改变了电场的强弱，就可以达到控制漏极电流ID的大小的目的，这也是MOS管用电场来控制电流的一个重要特点，所以也称之为场效应管。

2.  芯片制造

2.1 晶圆制造

       沙子/石英经过脱氧提纯以后得到含硅量25％的二氧化硅，二氧化硅经电弧炉提炼，盐酸氯化，并蒸馏后，得到纯度达99.9999999%（9-11个9）以上的电子级晶体硅。晶体硅的纯度要求非常高，这也是造出晶圆昂贵的原因。晶体硅经过高温成型，采用旋转拉伸的方法做成圆形的晶棒；将晶棒横向切成厚度基本一致的晶圆片，最后对晶圆进行打磨抛光。这就形成了电路工厂的基本原料 — 硅晶圆片。

图4  已制造完成的硅晶圆片

2.2 电路设计

       电路设计是产生芯片的第一步。电路设计由布局、尺寸、功能电路图开始，先确定逻辑功能图，再将逻辑功能图转化为示意图，并标示各种电路元件的数量和连接关系，之后设计电路版面。电路的工作运行与很多因素相关，包括材料电阻率，材料物理特性和元件的物理尺寸、相对定位关系等。线路图设计采用复杂尖端的计算机辅助设计系统（CAD），将每一个电路元件转化为具体的图形和尺寸，通过CAD系统构造成电路。

、

图5  电路设计图

2.3 芯片生产

2.3.1 硅外延

       随着集成电路的应用场景不断增加，由硅片厂制造的标准硅片在电学特性上已经不能满足某些产品的要求；同时，通过热退火减少的晶格缺陷也不能满足越来越小的线宽需求。这就衍生出了外延层硅片，通常的外延层就是硅薄膜。是在原始硅片的基础上，利用薄膜沉积技术，生长一层硅薄膜，生长完成后的硅片表面的晶格缺陷可以被降到很低。

图6  Si外延示意

       硅外延常规有氢气还原法和直接热分解法。采用氢气还原法硅源主要是有SiHCl₃,SICl₄,生长温度高，但生长速度快；采用热分解法硅源主要是SiH₂Cl₂,SiH₄，反应温度低，但SiH₄会因漏气产生外延缺陷。

表1  CVD应用

2.3.2 掺杂

掺杂是将特定量的杂质通过薄膜开口引入晶圆表层的工艺，主要有： 

（1）热扩散

       热扩散是在1000℃左右的高温下，发生的化学反应。气态下的掺杂原子通过扩散化学反应迁移到暴露的晶圆表面，形成一层薄膜。

（2）离子注入

       离子注入是一个物理反应过程。晶圆被放在离子注入机的一端，掺杂离子源（通常为气态）在另一端。在离子源一端，掺杂体原子被离子化（带有一定的电荷），被电场加到超高速，穿过晶圆表层注入到内部。

       在外延片上涂光刻胶，对需要掺杂部位进行曝光，并去除光刻胶使得要掺杂部位暴露，N型掺杂主要采用PH3/P/AsH3，P型掺杂主要采用B2H6/BF3,掺杂完成后去掉光刻胶就形成了PN阱。

阱掺杂位置较深，用以调节阱的浓度防止Latch-up效应。

图7  掺杂示意

2.3.3 沟槽填充

       在PN阱上沉积一层SiN保护层,Si源主要有SiH₂Cl₂/SiH₄，N源主要为NH3。沉积后进行光刻，刻蚀SiN和Si,之后沉积SiO2,Si源主要采用SiH4/TEOS，O源主要是O2/N2O，沉积之后采用化学机械抛光及湿刻除去多余的USG及SiN,完成沟槽的填充。

图8  沟槽填充示意

表2 刻蚀气体应用

2.3.4 N/P型沟道

       沟通离子注入的位置较浅，主要是为了加大离子掺杂浓度，使器件工作时该位置的耗尽层更窄，防止器件耗尽区相接而发生的穿通现象。

       在P阱上掺杂P建立N型沟道，掺杂源主要为PH3/P；在N阱上掺杂B建立P型沟道，掺杂源主要为B2H6/BF3。

图9  N/P型沟道掺杂示意

2.3.5 栅级

       栅极相当于闸门，主要负责控制两端源极和漏级的通断，而栅极的最小宽度(栅长)，就是 XX nm工艺中的数值。对于芯片制造商而言，主要就要不断升级技术，力求栅极宽度越窄越好。

       先在建立N/P型沟道基础上，通O2/HCl进行氧化，表面形成绝缘层SiO2,之后沉积多晶硅，并刻蚀形成栅极。

图10  栅极制作示意

2.3.6 轻掺杂漏区

       在沟道中靠近漏极的附近设置一个低掺杂的漏区，让该低掺杂的漏区也承受部分电压，这种结构可防止热电子退化效应，并调整器件的开启电压。

       在N型沟道上方再掺杂N型As,掺杂源为AsH3; 在P型沟道上方再掺杂P型B,掺杂源为B2H6/BF3。

图11  轻掺杂漏区示意

2.3.7 侧墙

       为了防止大剂量的源漏注入过于接近沟道从而导致沟道过短甚至源漏连通，在LDD注入之后要在多晶硅栅的两侧形成侧墙。

       侧墙的形成主要有两步，先在薄膜区利用化学气相淀积设备淀积一层二氧化硅，气源主要有TEOS； 然后利用干法刻蚀工艺刻掉这层二氧化硅。由于所用的各向异性，刻蚀工具使用离子溅射掉了绝大部分的二氧化硅，当多晶硅露出来之后即可停止反刻，但这时并不是所有的二氧化硅都除去了，多晶硅的侧墙上保留了一部分二氧化硅。

图12 侧墙形成示意

2.3.8 源/漏注入

       先要进行的是n+源/漏注入，光刻出n型晶体管区域后，进行中等剂量的注入(注入源为PH3/P)，其深度大于LDD的结深，且二氧化硅构成的侧墙阻止了砷杂质进入狭窄的沟道区。接下来进行P+源/漏注入(注入源为B2H6/BF3)。注入后的硅片在快速退火装置中退火，在高温状态下，对于阻止结构的扩展以及控制源/漏区杂质的扩散都非常重要。

图13  源/漏注入示意

2.3.9 接触孔

       接触孔形成工艺的目的是在所有硅的有源区形成金属接触，利用物理气相沉积(PVD)或MOCVD在硅片表面沉积一层金属。之后对硅片进行高温退火，金属和硅在高温下形成金属硅化物,最后用化学方法刻蚀掉没有发生反应的金属（如Cl2），将金属的硅化物留在了硅表面。钛是做金属接触的理想材料，它的电阻很低，可以与硅发生反应形成TiSi2 (钛化硅)，而钛和二氧化硅不发生反应。

图14  接触孔形成示意

2.3.10 局部互连1

接触孔形成后便是在晶体管以及其它钛硅化物接触之间布金属连接线。

（1）先淀积一层氮化硅作为阻挡层，将硅有源区保护起来，使之与随后的掺杂淀积层隔绝。

（2）沉积二氧化硅，并掺杂磷或硼轻。

（3）利用化学机械抛光工艺平坦化局部互连的氧化层，然后在氧化层中制作出窄沟槽，这些沟槽定义了局部互连金属的路径形式。

（4）PVD工艺沉积金属钛，充当了钨与二氧化硅间的粘合剂；再沉积一层氮化钛，充当金属钨的扩散阻挡层。

（5）采用钨填满局部互连的沟槽并覆盖硅片表面，钨能够无空洞地填充孔，形成钨塞，同时钨具有良好的磨抛特性。

图15  接触孔形成示意

2.3.10 金属互连1

（1）钨被抛磨后，沉积一层钛（PVD），提供钨塞和下一层Metal之间的良好键合，同时它与ILD材料的结合也非常紧密，提高了金属叠加结构的稳定性。

（2）将铝铜合金溅射在有钛覆盖的硅片上（PVD），铝中加入1%的铜提高了铝的稳定性。

（3）在铝铜合金层上淀积氮化钛（PVD）充当下一次光刻中的抗反射层.

（4）刻蚀，刻蚀气主要为BCl3/Cl2/SF6/O2。

图16  金属互连1

2.3.10 金属互连2

（1）沉积SiO2,气源主要是TEOS/O2。

（2）对SiO2进行沟槽刻蚀。

（3）进行局部互联，沉积金属钛及氮化钛，再做钨塞，之后在沉积钛，铝铜合金及氮化钛，最后进行刻蚀。

按要求不断进行金属互连，最终完成所有金属互连。

图17  金属互连2

最终成品芯片示意图如下

图18  芯片结构示意

2.4 晶圆测试

       在晶圆制造完成之后，非常重要的步骤是测试。在测试过程中，每一个芯片的电性能力和电路功能都被检测到。在测试时，晶圆被固定在真空吸力的卡盘上，并与很薄的探针电测器对准，同时探针与芯片的每一个焊接垫相接触。

测试是可以实现以下三个目标：

（1）在晶圆送到封测工厂之前，鉴别出合格的芯片。

（2）对器件/电路的电性参数进行特性评估。工程师们需要监测参数的分布状态来保持工艺的质量水平。

（3）芯片合格品与不良品的核算，会给晶圆生产人员提供全面的业绩反馈。

2.5 晶圆测试集成电路的封测

       在封装过程中，晶圆被分成许多小芯片，合格的芯片被封装在一个保护壳内。也有一些种类的芯片无需封装而直接合成到电子系统中。芯片测试是将封装后的芯片置于各种环境下测试其电气特性，并依其电气特性划分为不同等级。

       经封测后的合格产品贴上规格、型号及出厂日期等标识的标签，包装后即可出厂；而未通过测试的芯片则视其达到的参数情况定作降级品或废品。

       未来高端制造+封测融合趋势初显，国内厂商与台厂技术差距逐渐缩小。国内厂商已基本掌握SiP、WLCSP、FOWLP等先进技术，应用方面FC、SiP等封装技术已实现量产。

图19  封装芯片示意图